

## SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR DEVICE USING THE SEMICONDUCTOR PACKAGE

**Publication Number:** 09-298252 (JP 9298252 A)

**Published:** November 18, 1997

### Inventors:

- HORIUCHI MICHIO
- MATSUKI RYUICHI

### Applicants

- SHINKO ELECTRIC IND CO LTD (A Japanese Company or Corporation), JP (Japan)

**Application Number:** 08-110840 (JP 96110840)

**Filed:** May 01, 1996

### International Class (IPC Edition 6):

- H01L-023/12
- H01L-021/60
- H01L-021/60
- H05K-003/34
- H05K-003/34

### JAPIO Class:

- 42.2 (ELECTRONICS--- Solid State Components)
- 42.1 (ELECTRONICS--- Electronic Components)

### Abstract:

**PROBLEM TO BE SOLVED:** To provide a semiconductor device with high reliability by preventing breakage or the like at a junction portion of an external connection terminal due to a thermal stress caused by the difference between a thermal expansion coefficient of a package substrate and that of the semiconductor package when packaging the semiconductor device.

**SOLUTION:** A semiconductor package is formed by connecting an external connection terminal 12 to a terminal pad 14 for external connection which is formed on a packaging surface of a ceramic circuit board 10. In the semiconductor package, the terminal pad 14 is exposed on the inner bottom surface a portion where the terminal pad is formed. A step portion is formed in an inner wall of the circuit board 10, whereby the diameter of an opening on the terminal pad 14 side is larger than that of an opening on the side to be connected to the external connection terminal 12. Further, an external connection-terminal joint portion 30 is formed by filling low-melting point metal 34 in a cavity 32 where a metal layer 36 is formed on the surface of the inner wall.

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-298252

(43) 公開日 平成9年(1997)11月18日

(51) Int.Cl. <sup>*</sup>	識別記号	序内整理番号	F I	技術表示箇所
H 01 L 23/12 21/60	3 0 1 3 1 1		H 01 L 23/12 21/60	L 3 0 1 A 3 1 1 S
H 05 K 3/34	5 0 1 5 0 8		H 05 K 3/34	5 0 1 E 5 0 8 A

審査請求 未請求 請求項の数8 OL (全6頁)

(21) 出願番号 特願平8-110840

(22) 出願日 平成8年(1996)5月1日

(71) 出願人 000190688

新光電気工業株式会社

長野県長野市大字栗田字舍利田711番地

(72) 発明者 堀内 道夫

長野県長野市大字栗田字舍利田711番地

新光電気工業株式会社内

(72) 発明者 松木 隆一

長野県長野市大字栗田字舍利田711番地

新光電気工業株式会社内


(74) 代理人 弁理士 締貫 隆夫 (外1名)

(54) 【発明の名称】 半導体パッケージ及びこれを用いた半導体装置

(57) 【要約】

【課題】 半導体装置を実装した際に実装基板と半導体パッケージとの熱膨張係数の差によって生じる熱応力により外部接続端子の接合部が破損等することを防止し、信頼性の高い半導体装置を提供する。

【解決手段】 セラミック回路基板10の実装面に形成された外部接続用の端子パッド14に外部接続端子12を接合して成る半導体パッケージにおいて、前記端子パッド14が形成された部位に、前記端子パッド14が内底面で露出され、該端子パッド14側の開口径が前記外部接続端子12を接合する側の開口径よりも拡径となる段差部が内壁面に形成されるとともに該内壁面に金属層36が形成された凹部32内に低融点金属34が充填されて成る外部接続端子接合部30が形成されたことを特徴とする。



**【特許請求の範囲】**

**【請求項1】** セラミック回路基板の実装面に形成された外部接続用の端子パッドに外部接続端子を接合して成る半導体パッケージにおいて、

前記端子パッドが形成された部位に、

前記端子パッドが内底面で露出され、該端子パッド側の開口径が前記外部接続端子を接合する側の開口径よりも拡径となる段差部が内壁面に形成されるとともに該内壁面に金属層が形成された凹部内に低融点金属が充填されて成る外部接続端子接合部が形成されたことを特徴とする半導体パッケージ。

**【請求項2】** 段差部が多段に形成されたことを特徴とする請求項1記載の半導体パッケージ。

**【請求項3】** 段差部の段差面に金属層が形成されたことを特徴とする請求項1または2記載の半導体パッケージ。

**【請求項4】** 前記金属層が前記凹部の開口縁に被着形成されたことを特徴とする請求項1、2または3記載の半導体パッケージ。

**【請求項5】** 前記開口縁に前記外部接続端子を接合するための段差面が形成されたことを特徴とする請求項4記載の半導体パッケージ。

**【請求項6】** 前記金属層が、メタライズ層の表面にニッケルめっきおよび金めっきが施されたものであることを特徴とする請求項1、2、3、4または5記載の半導体パッケージ。

**【請求項7】** 請求項1、2、3、4、5または6記載の半導体パッケージに半導体素子が搭載され、前記外部接続端子接合部に外部接続端子が接合されて成ることを特徴とする半導体装置。

**【請求項8】** 低融点金属として凹部内にはんだが充填され、外部接続端子としてはんだボールが接合されたことを特徴とする請求項7記載の半導体装置。

**【発明の詳細な説明】****【0001】**

**【発明の属する技術分野】** 本発明は外部接続端子としてはんだボール等の端子を使用する半導体パッケージ及びこれを用いた半導体装置に関する。

**【0002】**

**【従来の技術】** BGA (Ball Grid Array)型半導体装置のように外部接続端子としてボール状の端子を取り付けた製品では、半導体装置を実装した際に、実装基板と半導体パッケージとの熱膨張係数の差により外部接続端子に熱応力が作用して外部接続端子を破損させる場合があることが問題になっている。とくにセラミック基板を回路基板とする半導体パッケージは、高密度配線が可能であり発热量の大きな半導体素子が搭載できるといった利点があるものの、プリント配線基板（樹脂基板）などを主に使用する実装基板と半導体パッケージのセラミック基板との熱膨張係数の差が大きいことから前述した熱応

力の作用が大きくなるといった問題がある。

**【0003】** 図10は基板にセラミック回路基板10を使用した半導体パッケージで外部接続端子12としてはんだボールを接合した部分の構成を示す。14はセラミック回路基板10に形成した端子パッドで基板内の内部配線パターンと接続され、はんだボールが低融点はんだ16を介して端子パッド14に接合されている。このように外部接続端子12を直接的に端子パッド14に接合する方法は外部接続端子12の取り付け方法として一般的な方法であるが、この場合はセラミック回路基板10と実装基板との熱膨張係数の差に起因する熱応力が低融点はんだ16によって外部接続端子12を接合している部位に作用し、この接合部位にクラックが発生するといった現象が生じる。

**【0004】** 外部接続端子12のはんだ接合部が熱応力によって破損する問題を防止する方法としては、図11に示すように、セラミック回路基板10の実装面に凹部20を設け、この凹部20内にはんだを充填してはんだ接合部（外部接続端子接合部）18を形成する方法がある。凹部20の内底面には端子パッド14が配置され、凹部20内にはんだを充填することによって端子パッド14と外部接続端子12が電気的に導通する。外部接続端子12ははんだ接合部18を介して取り付けられる。

**【0005】** このように凹部20にはんだを充填して形成したはんだ接合部18を介して外部接続端子12を接続する構成による場合は、歪みに弱い接合部がセラミック回路基板10によって補強されて保持されること、はんだ接合部18とセラミック回路基板10との接着面積が大きくなり接合部の接合強度を向上させることができることから、熱応力の作用によって接合部を破損にくくすることができ接合部の耐久性を高めることができになる。

**【0006】**

**【発明が解決しようとする課題】** 上記のようにはんだ接合部18を介して外部接続端子12を接合する方法は、熱応力の作用によって破損しやすい接合部分を補強することにより破損を防止するものである。しかしながら、パッケージ基板として大型の基板を使用するといった場合には、外部接続端子の接合部の信頼性がさらに重要となり、熱疲労によって外部接続端子の接続部分が破損したりしない十分な信頼性が求められる。

**【0007】** 本発明は上記のようにはんだボール等の外部接続端子を使用する表面実装タイプの半導体パッケージおよびこれを用いる半導体装置で、外部接続端子の接合部に熱応力が作用した場合でも接合部の破損や剥離といった問題を生じさせずに確実に接合部を保持することができ、これによって信頼性の高い製品として提供できることを目的とする。

**【0008】**

**【課題を解決するための手段】** 本発明は上記目的を達成

するため次の構成を備える。すなわち、セラミック回路基板の実装面に形成された外部接続用の端子パッドに外部接続端子を接合して成る半導体パッケージにおいて、前記端子パッドが形成された部位に、前記端子パッドが内底面で露出され、該端子パッド側の開口径が前記外部接続端子を接合する側の開口径よりも拡径となる段差部が内壁面に形成されるとともに該内壁面に金属層が形成された凹部内に低融点金属が充填されて成る外部接続端子接合部が形成されたことを特徴とする。また、前記段差部が多段に形成されたもの、前記段差部の段差面に金属層が形成されたもの、前記金属層が前記凹部の開口縁に被着形成されたもの、前記開口縁に前記外部接続端子を接合するための段差面が形成されたもの、前記金属層が、メタライズ層の表面にニッケルめっきおよび金めっきが施されたものが、外部接続端子の接合部の耐久性、信頼性を向上させる上で有効である。また、半導体装置として、前記半導体パッケージに半導体素子が搭載され、前記外部接続端子接合部に外部接続端子が接合されて成ることを特徴とし、また、前記低融点金属として凹部内にはんだが充填され、外部接続端子としてはんだボールが接合されたことを特徴とする。

#### 【0009】

【発明の実施の形態】以下、本発明の好適な実施形態につき添付図面に基づいて説明する。図1は本発明に係る半導体パッケージの一実施形態の断面図である。本実施形態の半導体パッケージはアルミニウムや窒化アルミニウムなどを主成分とするセラミック回路基板10の実装面に、端子パッド14の配置位置に合わせて外部接続端子12を接合するための外部接続端子接合部30を設けたものである。外部接続端子接合部30はセラミック回路基板10の実装面から端子パッド14まで通じる凹部32を設け、凹部32内にはんだ34を充填して形成する。

【0010】図2に外部接続端子接合部30を拡大して示す。はんだ34を充填する凹部32は平面形状で円形に開口させて設けるもので、深さ方向で径寸法が異なる2段構成とし、段差部32aの外側の開口側の径寸法を内側の径寸法よりも縮径させて設けること、および凹部32の内壁面を金属層36によって被覆して金属化したことを特徴とする。

【0011】本実施形態では凹部32の内壁面に段差を設けて内壁面に段差面を形成したことにより、凹部32にはんだ34を充填して形成して成る外部接続端子接合部30がセラミック回路基板10の実装面で抜け止めされ、これによって外部接続端子接合部30をセラミック回路基板10に確実に支持することが可能となる。また、凹部32の内壁面を金属層36で被覆したことにより、凹部32の内壁面とはんだ34との濡れ性が向上し、凹部32の内面にはんだ34が確実に密着し、これによって外部接続端子接合部30がセラミック回路基板

10に確実に保持される。また、さらにはんだ34と凹部32の内壁面との接着面積が増大することにより、外部接続端子接合部30が確実にセラミック回路基板10に支持されるようになる。

【0012】なお、図1で22は半導体素子を搭載するためのキャビティ、24は配線パターンのボンディング部、26は内部配線パターン、28はピアである。半導体素子と端子パッド14とはボンディング部24、内部配線パターン26、ピア28を介して電気的に接続される。

【0013】図3は上記半導体パッケージに半導体素子40を搭載した半導体装置の断面図である。本実施形態の半導体装置はキャビティ22の底面に半導体素子40をダイ付けし、半導体素子40とボンディング部24とをワイヤボンディングによって接続し、キャップ42により半導体素子40を封止した後、外部接続端子接合部30に外部接続端子12としてはんだボールを接合して成る。

【0014】図4は外部接続端子接合部30に外部接続端子12としてはんだボールを接合した状態を拡大して示す。はんだボールは外部接続端子接合部30の凹部32に充填したはんだ34を溶融してはんだ34と一緒に接合される。前述したように、凹部32の内壁面が抜け止め形状の段差面に形成されていること、凹部32の内壁面が金属化されたことによって、はんだボールははんだ34を介してきわめて強固にセラミック回路基板10に支持される。

【0015】図5、6に、上記外部接続端子接合部30を有する半導体パッケージの製造方法を示す。本実施形態の半導体パッケージは半導体パッケージの本体を構成するセラミックグリーンシートに加えて、外部接続端子接合部30を形成するためのセラミックグリーンシートを積層して一体形成することを特徴とする。

【0016】図5は半導体パッケージを形成するために積層するセラミックグリーンシートを示す。50a、50b、50cは半導体パッケージの本体部を構成するセラミックグリーンシートである。52はボンディング部24および内部配線パターン28を形成するためタンゲステンペーストあるいはモリブデンペーストを用いて所定パターンで形成したメタライズパターンである。54はピア28を形成するためセラミックグリーンシート50b、50cにピアホールを形成し、そのピアホールに充填したメタライズペーストである。56は端子パッド14のパターンにしたがってセラミックグリーンシート50cの下面に被着したメタライズペーストである。これらメタライズパターン52、ピアホールへのメタライズペースト54の充填等の操作は通常の多層セラミックパッケージの製造方法とまったく同様である。

【0017】60a、60bはパッケージ基板に外部接続端子接合部30を形成するために用いるセラミックグ

リーンシートである。上述したように外部接続端子接合部30の凹部32の内壁面は段差状に形成するから、この段差形状を2枚のセラミックグリーンシート60a、60bによって形成する。図6にセラミックグリーンシート60a、60bの製法を示す。セラミックグリーンシート60a、60bは0.5mm程度の厚さのものを使用する。図6(a)は、まずパンチングによって端子パッド14の配置位置に合わせて透孔62a、62bを形成した状態を示す。凹部32を抜け止め形状とするため、透孔62bの開口径を透孔62aの径寸法よりも小さく設定する。

【0018】次に、透孔62a、62bの内壁面を金属化するため、透孔62a、62bの内壁面にメタライズペースト64をコーティングする。このコーティングには低粘度のメタライズペーストを使用するのがよい。次いで、セラミックグリーンシート60bに形成した透孔62bの開口縁でセラミックグリーンシート60aの開口縁に対向する部位にメタライズペースト64をコーティングする(図6(b))。このメタライズペースト64のコーティング操作は、凹部32の内壁面に形成される段差面の部分をも金属化するために必要である。

【0019】図6(c)はセラミックグリーンシート60a、60bを位置合わせて重ね合わせた状態である。上記のように透孔62a、62bの開口径を異径にすることで、図のように抜け止め形状の段差を有する凹部32が形成される。

【0020】セラミック回路基板10は上記のセラミックグリーンシート60a、60bと前述したセラミックグリーンシート50a、50b、50cを位置合わせて積層し、加熱・加圧して一体化した後、所定温度で焼成して焼結体として得られる。こうして得たセラミック回路基板10の、端子パッド14を含めてメタライズパターンが露出する部位に、たとえば下地めっきとしてのニッケルめっきと金めっきによる保護めっきを施す。これにより、セラミック回路基板10のメタライズ部が保護めっきによって被覆され、ボンディング部24、端子パッド14、凹部32の内壁面の金属層36が形成される。

【0021】凹部32にははんだ34を充填するには、セラミック回路基板10を凹部32を上向きにして支持し、凹部32にはんだタブレットを配置した状態でセラミック回路基板10を加熱してはんだタブレットを溶融することによる。これにより溶融したはんだが凹部32を満たし、凹部32にはんだ34が充填された外部接続端子接合部30が得られる。はんだタブレットは凹部32を満たす分量で設定すればよい。こうして、端子パッド14と電気的に導通し、抜け止め形状に形成された外部接続端子接合部30を有する半導体パッケージが得られる。

【0022】なお、凹部32を抜け止め形状とする方法

には、凹部32の内壁面を逆テーパ面にする方法もあり得るが、セラミックグリーンシートに内壁面を逆テーパ面とする貫通孔を設けることは製造工程が複雑になり実際的でない。これに対して、上記製造方法の場合はセラミックグリーンシート60a、60bの平面に垂直に透孔62a、62bを設ければよいかから製造が容易であるという利点がある。

【0023】図7は半導体パッケージに形成する外部接続端子接合部30の他の実施形態を示す。この実施形態は外部接続端子接合部30にはんだボール等の外部接続端子12を接合する際に、外部接続端子12の接合性を向上させるため、凹部32の外部端子を接合する側の開口縁に沿って金属層36aを設けたことを特徴とする。金属層36aは図6(b)に示すように、セラミックグリーンシート60bにメタライズペースト64をコーティングする際に、透孔62bの他方の開口縁にもコーティングすることによって形成することができる。

【0024】凹部32の開口縁に金属層36aを設けることにより、外部接続端子12を接合する際の濡れ性を向上させ、外部接続端子12を確実に接合することを可能とする。これにより、実装した際の熱応力によって外部接続端子12の外部接続端子接合部が破損するといった問題を防止することができる。

【0025】図8は外部接続端子接合部30に外部接続端子12を接合した接合部のさらに他の構成例を示す。この実施形態では凹部32の外部接続端子12を接合する側の開口部に段差面37を設け、段差面37と凹部32の内壁面全体を金属化したことを特徴とする。金属層36を被着した段差面37を設けたことにより接合部での外部接続端子12の接合強度を高め、接合部の耐久性を高めることができる。本実施形態のように外部接続端子12を接合するための段差面37を形成する場合は、セラミックグリーンシートを3枚使用して外部接続端子接合部30を形成する。

【0026】図9は外部接続端子接合部30に外部接続端子12を接合したさらに他の構成例を示す。この実施形態の外部接続端子接合部30は接合部を抜け止め形状とするための段差面を2段に形成したことを特徴とする。すなわち、この実施形態では外部接続端子接合部30を構成するセラミックグリーンシートを3枚重ねとし、外部接続端子12を接合する開口側の透孔の径寸法が段階的に小さくなるよう設定して一体に積層することによって形成する。本実施形態のように段差面を多段に形成することで外部接続端子接合部30をさらに確実に抜け止めすることが可能になる。

【0027】なお、上記各実施形態では外部接続端子接合部30を構成する凹部32にははんだ34を充填したが、凹部32にははんだに限らず外部接続端子12を接合可能とする低融点金属であれば適宜使用することができる。また、外部接続端子12もはんだボールに限ら

ず、たとえば銅球の表面にはんだを被着したボール状の端子等も使用することが可能である。

#### 【0028】

【発明の効果】本発明に係る半導体パッケージ及びこれを用いた半導体装置は、上述したように、パッケージを構成するセラミック回路基板に外部接続端子接合部が強固に取り付けられたことにより、はんだボール等の外部接続端子を外部接続端子接合部に確実に接合して支持することが可能になる。これによって、実装基板と半導体パッケージとの熱膨張係数の差に起因する熱応力が外部接続端子の接合部に作用した場合であっても、接合部が破損したりすることを確実に防止することができ、信頼性の高い実装をなすことを可能にする。また、これにより、半導体パッケージの大型化を図ることが可能になる等によって、セラミック回路基板を用いた半導体装置の用途を拡大することができる等の著効を奏する。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体パッケージの構成を示す断面図である。

【図2】半導体パッケージの外部接続端子接合部の構成を拡大して示す断面図である。

【図3】本発明に係る半導体装置の構成を示す断面図である。

【図4】半導体装置の外部接続端子接合部の構成を拡大して示す断面図である。

【図5】半導体パッケージの製造方法を示す説明図である。

【図6】半導体パッケージの外部接続端子接合部の製造方法を示す説明図である。

【図7】半導体装置の外部接続端子接合部の他の構成を

示す断面図である。

【図8】半導体装置の外部接続端子接合部のさらに他の構成を示す断面図である。

【図9】半導体装置の外部接続端子接合部のさらに他の構成を示す断面図である。

【図10】半導体装置の外部接続端子接合部の従来の構成を示す断面図である。

【図11】半導体装置の外部接続端子接合部の従来の他の構成を示す断面図である。

#### 【符号の説明】

10 セラミック回路基板

12 外部接続端子

14 端子パッド

18 はんだ

24 ポンディング部

26 内部配線パターン

28 ピア

30 外部接続端子接合部

32 凹部

34 はんだ

36 金属層

37 段差面

40 半導体素子

50a, 50b セラミックグリーンシート

52 メタライズパターン


54 メタライズペースト

60a, 60b セラミックグリーンシート


62a, 62b 透孔

64 メタライズペースト


【図1】




【図2】




【図4】




【図3】




【図8】




【図5】




【図6】




【図7】



【図9】



【図10】



【図11】

